# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-334114

(43) Date of publication of application: 22.11.2002

(51)Int.CI.

G06F 17/30

H04L 12/44

(21)Application number : 2001-139545

(71)Applicant : ALLIED TERESHISU KK

(22)Date of filing:


10.05.2001

(72)Inventor: KAGAWA KOICHI

## (54) TABLE MANAGEMENT METHOD AND DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a table management technique to attain efficient hash search and to reduce probability of generation of re-hash. SOLUTION: An MAC address table is divided into a plurality of banks and the plurality of banks are simultaneously accessed by using hash output as addresses. Registration MAC addresses are compared with input MAC addresses read from the plurality of banks respectively, when at least one comparison result shows coincidence, the input MAC addresses are judged to be registered in a MAC address table and in cases other than it, the input MAC addresses are judged as new MAC addresses. When vacancy exists in storage spaces of the plurality of simultaneously accessed banks, a plurality of MAC addresses are registered by correlating them with the same hash output.



### **LEGAL STATUS**

[Date of request for examination]

30.10.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-334114

(P2002 - 334114A)

(43)公開日 平成14年11月22日(2002.11.22)

(51) Int.Cl.7		酸別記号	<b>F</b> I		テーマコート*(参考)		
G06F	17/30	412	G06F	17/30	412	5B075	
		3 5 0			350A	5 K O 3 3	
H04L	12/44		H04L	12/44	Α		


審査請求 未請求 請求項の数17 OL (全 8 頁)

特願2001-139545(P2001-139545) (21)出願番号 (71)出願人 396008347 アライドテレシス株式会社 (22)出願日 東京都品川区西五反田7-22-17 TOC 平成13年5月10日(2001.5.10) ピル (72)発明者 香川 幸一 東京都品川区西五反田7-22-17 アライ ドテレシス株式会社内 (74)代理人 100097157 弁理士 桂木 雄二 Fターム(参考) 5B075 ND18 NK54 PR06 5K033 AA04 DA01 DA15 DB12 EA03 EC04

## (54)【発明の名称】 テーブル管理方法及び装置

# (57)【 要約】

【課題】 効率的なハッシュ検索を可能にし、再ハッシュ発生確率の低減させるテーブル管理技術を提供する。 【解決手段】 MACアドレステーブルを複数のバンクに分割し、当該複数のバンクがハッシュ出力をアドレスとして同時にアクセスされる。複数のバンクからそれぞれ読み出された登録MACアドレスと入力MACアドレスとを比較し、少なくとも1つの比較結果が一致を示すときに、入力MACアドレスはMACアドレステーブルに登録されていると判定され、それ以外は新規MACアドレスと判定される。同時アクセスされた複数のバンクの記憶スペースに空きがあれば、同一ハッシュ出力に対して複数のMACアドレスを対応づけて登録することができる。



(2)

特開2002-334114

#### 【特許請求の範囲】

【 請求項1 】 所定ビット数の入力データをそれより少ないビット数の縮退データに変換し、その縮退データをテーブルアクセスのためのアドレスとして使用するテーブル管理装置において、

前記所定ビット 数と同じビット 数の登録データを所定数 だけそれぞれ格納可能であり、前記縮退データにより同 時にアクセスされる複数個のテーブルと、

前記複数個のテーブルから前記縮退データに従ってそれ . ぞれ読み出された登録データと前記入力データとを比較 10 する複数の比較手段と、

前記複数の比較手段の比較結果に基づいて、前記入力データが前記複数個のテーブルに登録されているか否かを判定する判定手段と、

を有することを特徴とするテーブル管理装置。

#### 【 請求項2 】 さらに、

前記入力データが前記複数個のテーブルに登録されていない場合、前記縮退データにより同時にアクセスされた複数個のテーブルの記憶スペースに空きスペースがあれば、前記入力データを新規データとして登録する制御手 20段を有することを特徴とする請求項1記載のテーブル管理装置。

【請求項3】 前記複数の比較手段の各々は、対応する 登録データと前記入力データとを比較して一致及び不一 致のいずれかを出力し、

前記判定手段は、前記複数の比較手段の比較結果のうち 少なくとも1 つが一致を示すときには前記入力データが 前記複数のテーブルのいずれかに登録されていると判定 し、それ以外は登録されていないと判定する、

ことを特徴とする請求項1 または2 記載のテーブル管理 *30* 装置。

【 請求項4 】 複数のバンクに分割されたアドレステーブルを管理する方法において、

入力アドレスデータをハッシュ処理により それより 少な いビット 数のアドレスに変換し、

前記アドレスによって前記複数のバンクを同時にアクセ スし、

前記複数個のバンクから前記アドレスに従ってそれぞれ 読み出された登録アドレスと前記入力アドレスデータと を比較し、

比較結果に基づいて、前記入力アドレスデータが前記アドレステーブルに登録されているか否かを判定する、 ことを特徴とするアドレステーブル管理方法。

【請求項5】 さらに、

前記入力アドレスデータが前記アドレステーブルに登録 されていない場合、前記アドレスにより同時にアクセス された前記複数のバンクの記憶スペースに空きスペース があるか否かを判定し、

前記空きスペースがあれば、当該空きスペースに前記入 力アドレスデータを新規アドレスとして登録し、 前記空きスペースがなければ、前記ハッシュ処理を変更 する、

ことを特徴とする請求項4 記載のアドレステーブル管理方法。

【請求項6】 前記ハッシュ処理は、CRC32計算により得られる32ビットデータのうち、予め定められた位置の所望ビット数のデータを選択することにより実行されることを特徴とする請求項5記載のアドレステーブル管理方法。

0 【請求項7】 前記ハッシュ処理は、CRC32計算により得られる32ビットデータのうち、前記予め定められた位置とは別の位置にある前記所望ビット数のデータを選択することにより変更されることを特徴とする請求項6記載のアドレステーブル管理方法。

【請求項8】 入力MAC(メディアアクセスコントロール)アドレスをハッシュ関数により変換し、そのハッシュ出力をMACアドレステーブルをアクセスするためのアドレスとして使用するテーブル管理装置において、前記MACアドレステーブルは複数のバンクに分割され、当該複数のバンクが前記ハッシュ出力をアドレスと

して同時にアクセスされ、 前記複数のバンクから前記ハッシュ出力に従ってそれぞ

削記複数のハンクから削記ハッシュ出力に使ってそれぞれ読み出された登録MACアドレスと前記入力MACアドレスとを比較する複数の比較手段と、

前記複数の比較手段の比較結果に基づいて、前記入力M ACアドレスが前記MACアドレステーブルに登録され ているか否かを判定する判定手段と、

を有することを特徴とするテーブル管理装置。

【請求項9】 前記複数の比較手段の各々は、対応する 登録MACアドレスと前記入力MACアドレスとを比較 して一致及び不一致のいずれかを出力し、

前記判定手段は、前記複数の比較手段の比較結果のうち 少なくとも1つが一致を示すときには前記入力MACア ドレスが前記MACアドレステーブルに登録されている と判定し、それ以外は登録されていないと判定する、

ことを特徴とする請求項8記載のテーブル管理装置。

【請求項10】 複数のテーブルを管理する方法において、

入力データをそれより 少ないビット 数の縮退データ に変 0 換し、

前記縮退データをアドレスとして前記複数のテーブルを 同時にアクセスし、

前記複数のテーブルから前記縮退データに従ってそれぞれ読み出された登録データと前記入力データとを比較

比較結果に基づいて、前記入力データが前記複数のテーブルに登録されているか否かを判定する、

ことを特徴とするテーブル管理方法。

【 請求項11】 さらに、

が記入力データが前記複数のテーブルに登録されていな

い場合、前記縮退データにより同時にアクセスされた複 数のテーブルの記憶スペースに空きスペースがあるか否 かを判定し、

空きスペースがあれば、前記入力データを新規データと して登録する、

ことを特徴とする請求項10記載のテーブル管理方法。 【請求項12】 複数のテーブルを管理するプログラム において、

入力データをそれより 少ないビット 数の縮退データに変 換するステップと、

前記縮退データをアドレスとして前記複数のテーブルを 同時にアクセスするステップと、

前記複数のテーブルから前記縮退データに従ってそれぞ れ読み出された登録データと前記入力データとを比較す るステップと、

比較結果に基づいて、前記入力データが前記複数のテー ブルに登録されているか否かを判定するステップと、 をコンピュータに実行させることを特徴とするテーブル 管理プログラム。

#### 【 請求項13】 さらに、

前記入力データが前記複数のテーブルに登録されていな い場合、前記縮退データにより同時にアクセスされた複 数のテーブルの記憶スペースに空きスペースがあるか否 かを判定するステップと、

空きスペースがあれば、前記入力データを新規データと して登録するステップと、

をコンピュータに実行させることを特徴とする請求項1 2 記載のテーブル管理プログラム。

【請求項14】 複数のテーブルを管理するプログラム を記録した記録媒体において、

入力データをそれより 少ないビット 数の縮退データに変 換するステップと、

前記縮退データをアドレスとして前記複数のテーブルを 同時にアクセスするステップと、

前記複数のテーブルから前記縮退データに従ってそれぞ れ読み出された登録データと前記入力データとを比較す るステップと、

比較結果に基づいて、前記入力データが前記複数のテー ブルに登録されているか否かを判定するステップと、 をコンピュータに実行させるためのプログラムを記録し 40 た記録媒体。

#### 【 請求項15】 さらに、

前記入力データが前記複数のテーブルに登録されていな い場合、前記縮退データにより同時にアクセスされた複 数のテーブルの記憶スペースに空きスペースがあるか否 かを判定するステップと、

空きスペースがあれば、前記入力データを新規データと して登録するステップと、

をコンピュータに実行させるためのプログラムを記録し た請求項1 4 記載の記録媒体。

(3)

特開2002-334114

【 請求項16 】 複数のテーブルとプロセッサとからな るコンピュータシステムにおいて、

前記プロセッサに実行させるプログラムが、

入力データをそれより 少ないビット 数の縮退データに変 換するステップと、

前記縮退データによって前記複数のテーブルを同時にア クセスするステップと、

前記複数のテーブルから前記縮退データに従ってそれぞ れ読み出された登録データと前記入力データとを比較す *10* るステップと、

比較結果に基づいて、前記入力データが前記複数のテー ブルに登録されているか否かを判定するステップと、 を有することを特徴とするコンピュータシステム。

【請求項17】 前記プログラムは、さらに、

前記入力データが前記複数のテーブルに登録されていな い場合、前記縮退データにより同時にアクセスされた複 数のテーブルの記憶スペースに空きスペースがあるか否 かを判定するステップと、

空きスペースがあれば、前記入力データを新規データと *20* して登録するステップと、

を有することを特徴とする請求項16記載のコンピュー タシステム。

#### 【発明の詳細な説明】

#### [0001]

【 発明の属する技術分野】本発明はテーブルの管理技術 に係り、特に入力データより少ないビット数に縮退させ たデータを用いてアクセスを行うテーブル管理方法及び 管理装置に関する。

## [0002]

30 【 従来の技術】テーブル検索にハッシュ( Hash) 法 を用いることはよく知られている。たとえば、標準的な LAN (Local-Area Network) ではすべてのネットワー クデバイスにユニークなMAC(Media Access Contro 1) アドレスが割り付けられているが、48ビットのM ACアドレスをハッシュ法を用いて検索する方法が知ら れている。

【0003】図4は、従来のMACアドレステーブル管 理方法を示すブロック図である。48ビットのMACア ドレスはハッシュ関数10によって10ビットデータに 変換され、それをエントリテーブル1 1 のアドレスデー タとして用いる。

【 0004】エントリテーブル11は、ここでは102 4 個のエントリからなり、1 つのエントリは、1 つのM ACアドレス(48ビット)、当該MACアドレスが属 するスイッチのポート番号(4 ビット)、当該MACア ドレスへのアクセス 履歴を示すアクセスビット ( 1 ビッ ト )、および登録の有効/無効を示すバリッドビット ( 1 ビット ) からなる。ただし、ポート番号のビット数 はスイッチのポート数に依存する。ここでは最大16ポ *50* ートを想定して4ビットとしている。

(4)

特開2002-334114

5

【0005】したがって、ハッシュ関数10によって得られた10ビットのアドレスに従ってエントリテーブル11から1つのエントリが決定され、その登録MACアドレスが比較器12へ読み出される。比較器12は、登録MACアドレスと入力したMACアドレスとを比較して、一致/不一致を判定する。

【0006】しかしながら、周知のように、ハッシュ関数によって48ビットデータが10ビットデータに縮退しているために、異なる入力MACアドレスがエントリテーブル11の同一アドレスにマッピングされる場合が 10発生する。この衝突の発生頻度はハッシュ関数の選択に依存するから、衝突が生じた場合には、互いに別の値が生成されるようにハッシュ関数を変更する再ハッシュが行われる。

#### [0007]

【 発明が解決しようとする課題】しかしながら、再ハッシュが生じた場合には、それまで記憶していたエントリテーブル1 1 の内容を全て無効にする必要があり、MA Cアドレス学習のパフォーマンスの点で大きな損失である。したがって、いかにして再ハッシュの発生を抑える 20 かがハッシュメカニズムを考える上で重要な課題である。

【 0008 】また、ハードウエア量を抑えて効率的なハッシュ検索を可能にすることも重要な課題である。

#### [0009]

【課題を解決するための手段】本発明によるテーブル管理装置は、所定ビット数の入力データをそれより少ないビット数の縮退データに変換し、その縮退データをテーブルアクセスのためのアドレスとして使用するものであり、前記所定ビット数と同じビット数の登録データを所30定数だけそれぞれ格納可能であり、前記縮退データにより同時にアクセスされる複数個のテーブルと、前記複数個のテーブルから前記縮退データに従ってそれぞれ読み出された登録データと前記入力データとを比較する複数の比較手段と、前記複数の比較手段の比較結果に基づいて、前記入力データが前記複数個のテーブルに登録されているか否かを判定する判定手段と、を有することを特徴とする。

【0010】このように、複数のテーブルが縮退データにより同時にアクセスされ、それぞれ読み出された登録 40 データが入力データと比較されることで登録済みか否かが判定される。複数の登録データが同時にアクセスされて読み出されるために、極めて効率的なサーチを行うことができる。

【 0 0 1 1 】 さらに、本発明によれば、前記入力データが前記複数個のテーブルに登録されていない場合、前記縮退データにより同時にアクセスされた複数個のテーブルの記憶スペースに空きスペースがあれば、前記入力データを新規データとして登録する制御手段を有することを特徴とする。

【 0 0 1 2 】このように新規データを登録することで、 縮退データにより同時にアクセスされた複数個のテーブ ルの記憶スペースに複数個の異なる登録データを格納す ることができる。言い換えれば、1 つの縮退データに複 数の異なる登録データを対応づけることが可能となり、 空きスペースがある限り再ハッシュが発生しない。

【 0 0 1 3 】本発明による複数のテーブルを管理する方法は、入力データをそれより少ないビット数の縮退データに変換し、前記縮退データをアドレスとして前記複数のテーブルを同時にアクセスし、前記複数のテーブルから前記縮退データに従ってそれぞれ読み出された登録データと前記入力データとを比較し、比較結果に基づいて、前記入力データが前記複数のテーブルに登録されているか否かを判定する、ことを特徴とする。

【 0 0 1 4 】本発明の別の観点によれば、複数のバンクに分割されたアドレステーブルを管理する方法は、入力アドレスデータをハッシュ処理によりそれより少ないビット数のアドレスに変換し、前記アドレスによって前記複数のバンクを同時にアクセスし、前記複数個のバンクから前記アドレスに従ってそれぞれ読み出された登録アドレスと前記入力アドレスデータとを比較し、比較結果に基づいて、前記入力アドレスデータが前記アドレステーブルに登録されているか否かを判定する、ことを特徴とする。

【 0 0 1 5 】 さらに、前記入力アドレスデータが前記アドレステーブルに登録されていない場合、前記アドレスにより同時にアクセスされた前記複数のバンクの記憶スペースに空きスペースがあるか否かを判定し、前記空きスペースがあれば、当該空きスペースに前記入力アドレスデータを新規アドレスとして登録し、前記空きスペースがなければ、前記ハッシュ処理を変更する、ことを特徴とする。

【 0 0 1 6 】 ハッシュ処理が変更されるのは、前記アドレスにより同時にアクセスされた前記複数のバンクの記憶スペースに空きスペースがなくなった場合に限られる。したがって、再ハッシュの発生確率は従来に比べて大幅に低減する。

#### [0017]

【 発明の実施の形態】図1 は本発明によるアドレステーブル管理装置の一実施形態を示すブロック図である。本実施形態におけるエントリテーブル1 0 2 は4 つのバンクB1~B4に分割され、各バンクに最大256エントリを格納できる。従って、エントリテーブル102は合計256×4=1024エントリを格納可能である。各エントリは、従来と同様に、登録MACアドレス、ポート番号、アクセスビット、およびバリッドビットからなる(図3参照)。

【 0018 】 ハッシュ関数101は、48ビット MAC アドレスに対してCRC32の計算を行い、それにより 得られる32ビット出力のうち所定位置の8ビットを選

7

択してエントリテーブル102へ出力する。エントリテーブル102のバンクB1~B4は、ハッシュ関数101の8ビット出力をアドレスビットとして同時に入力する。したがって、1つのハッシュ出力(アドレスビット)によって、アドレス指定されたバンクB1~B4の記憶領域を同時にアクセスすることができる。

【 0 0 1 9 】 バンクB 1 ~B 4 のアクセスされた記憶領域にそれぞれエントリが存在すれば、それらの登録MA Cアドレスを同時に読み出す。なお、アドレスビット数を8 としたのは、各バンクの最大エントリ数が2 5 6 で 10 あることによる。たとえば、1 0 2 4 エントリのテーブルを8 等分して、各バンクの最大エントリ数を1 2 8 にした場合には、ハッシュ関数1 0 1 の出力を7 ビットにすればよい。

【0020】比較器C1~C4は、読み出された4個の登録MACアドレスと入力MACアドレスとを比較し、それぞれの比較結果(一致/不一致)をOR回路103~出力する。OR回路103は、4つの比較結果のうち少なくとも1つの比較結果が一致を検出していれば、一致検出をプロセッサ104~通知する。

【 0 0 2 1 】 プロセッサ1 0 4 は C P U 等のプログラム り 制御プロセッサあるいは専用ハードウエア回路であり、エントリテーブル1 0 2 を管理する。プロセッサ1 0 4 は、O R 回路1 0 3 からの検出結果(一致/不一致)をモニタしながら、次に述べるようなバンク B 1 ~ B 4 に対する登録/学習処理及び検索処理を実行する。

【 0 0 2 2 】 (登録/学習処理) エントリテーブル1 0 2 の各バンクには、いくつかのMACアドレスがすでに 登録されているものとする。この状態で新規のMACアドレスがバンクB1~B4にどのように登録されるかを 30 図2 及び図3 を参照しながら説明する。

【 0023 】 図2は、本実施形態におけるMACアドレステーブルの登録/学習動作を説明するためのフローチャートである。

【 0 0 2 4 】図2 において、あるパケットのソースMA Cアドレスを入力し(ステップS 2 0 1 )、上述したハ ッシュ関数1 0 1 により8 ビットアドレスを計算する (ステップS 2 0 2 )。その8 ビットアドレスにより指 定されたバンクB 1 ~B 4 の記憶領域を同時にアクセス し、MACアドレスが有効に登録されていれば、それを 40 読み出す(ステップS 2 0 3 )。そして、比較器C 1 ~ C 4 により、読み出された登録MACアドレスとソース MACアドレスとが比較され、それぞれの比較結果(一 致/不一致)がOR回路1 0 3 ~出力される。上述した ように、4 つの比較結果の少なくとも1 つが一致を示し ているか、あるいは全部不一致であるか、によってOR 回路1 0 3 は一致/不一致を検出する(ステップS 1 0 4 )。

【 0 0 2 5 】 OR 回路1 0 3 によって一致が検出された 場合は(ステップS 2 0 4 のYES)、入力したソース 50

(5)

特開2002-334114

8

MACアドレスは既にエントリテーブル102に登録済みであるから、学習処理は行わない。

【 0026 】 OR 回路103 によって不一致が検出された場合は(ステップS 204 のNO)、現在アクセスされているバンクB 1 ~B 4 の4 つの記憶スペースに空きがあるか否かを各バリッドビットを参照することで判定する(ステップS 205)。もし空きスペースがあれば(ステップS 205 のYES)、そこに学習処理として新規にMACアドレスを登録する(ステップS 206)。

【 0 0 2 7 】 4 つの記憶スペースが全て登録済みである場合(ステップS 2 0 5 のNO)、再ハッシュが実行される(ステップS 2 0 7)。たとえば、全てのバリッドビットをクリアし、ハッシュ関数1 0 1 において3 2 ビットのCRC3 2 出力のうち異なる位置の8 ビットを選択することで、再ハッシュが実行される。

【 0 0 2 8 】図3 は新規アドレス登録動作を説明するためのエントリテーブルの模式図である。ソースMACアドレスのハッシュ関数値である8 ビットアドレスによってバンクB1~B4 の記憶スペース301 がアクセスされているものとする。ここでは、バンクB2 およびB4 には既にアドレスAa およびAb が登録されているが、バンクB1 およびB3 は空きスペース302 および303 となっている。

【 0 0 2 9 】 ソースMACアドレスAc が既に登録されているアドレスAa およびAb のいずれとも異なる場合には(不一致: 図2 におけるステップS 2 0 4 のNO)、このソースMACアドレスAc は、たとえばバンクB1のスペース3 0 2 に新規アドレスとして登録される。同様にして、ソースMACアドレスAd が同じハッシュ出力により同じ記憶スペース3 0 1 にアドレス指定されたとしても、それが既に登録されているアドレスAa、Ab、Acのいずれとも異なる場合には、バンクB3のスペース3 0 3 に新規アドレスとして登録される。こうして、同じハッシュ出力値に対して、ここでは4 個の異なるアドレスを登録することができる。

【 0 0 3 0 】 再ハッシュが発生するのは、さらにソース MACアドレスAe が同じハッシュ出力により同じ記憶スペース3 0 1 にアドレス指定され、既に空きスペースが存在しない場合のみである。すなわち、本実施形態では、同じハッシュ関数値に対して、4 個まで確実に登録することができ、再ハッシュの頻度を低下させることができる。

【0031】また、本実施形態では、4個の登録MACアドレスを同時に読み出し4個の比較器C1~C4によりそれぞれソースMACアドレスと比較するために、高速学習が可能となる。

【 0032】(検索処理)あるパケットのデスティネーションMACアドレスを入力し、上述したハッシュ関数 101により8ビットアドレスを計算する。その8ビッ

トアドレスにより指定されたバンクB1~B4の記憶領 域を同時にアクセスし、MACアドレスが有効に登録さ れていれば、それを読み出す。そして、比較器C1~C 4により、読み出された登録MACアドレスとデスティ ネーションMACアドレスとが比較され、それぞれの比 較結果(一致/不一致)がOR回路103へ出力され る。上述したように、4つの比較結果の少なくとも1つ が一致を示しているか、あるいは全部不一致であるか、 によってOR 回路1 0 3 は一致/不一致を検出する。 【0033】一致が検出されたならば、プロセッサ10 4 は、当該登録MACアドレスのポート番号を読み出 し、それを当該パケットの転送先とする。不一致が検出 されたならば、プロセッサ104は当該パケットをブロ ード キャスト パケット として全てのスイッチポート に転 送する。

【 0034 】なお、本実施形態では、エントリテーブル 102を4分割したが、任意の数Nに分割しても良い。 Nを4より大きな数にすれば、同じハッシュ関数値に対 して多くの異なるアドレスを登録することができ、再ハ ッシュの発生確率をさらに下げることができる。なお、 20 【 図2 】本実施形態におけるMACアドレステーブルの バンク分割することで、比較器を同じ数だけ用意する必 要があるが、比較器は簡単な構成であるから、システム 全体としては大きな負担にはならない。

【0035】本発明によるアーキテクチャは、MACア ドレステーブルの管理だけでなく、テーブルサーチおよ びデータ登録一般に適用可能であり、またハッシュ関数 も任意のものを使用することができる。

## [0036]

【 発明の効果】以上詳細に説明したように、本発明によ るテーブル管理方法及び装置は、複数のテーブルが縮退 30 データにより同時にアクセスされ、それぞれ読み出され た登録データが入力データと比較されることで登録済み か否かが判定される。複数の登録データが同時にアクセ

(6)

特開2002-334114

スされて読み出されるために、極めて効率的なサーチを 行うことができる。

【0037】さらに、本発明によれば、前記入力データ が前記複数個のテーブルに登録されていない場合、前記 縮退データにより 同時にアクセスされた複数個のテーブ ルの記憶スペースに空きスペースがあれば、前記入力デ ータを新規データとして登録する。したがって、縮退デ ータにより 同時にアクセスされた複数個のテーブルの記 憶スペースに複数個の異なる登録データを格納すること ができる。言い換えれば、1 つの縮退データに複数の異 なる登録データを対応づけることが可能となり、再ハッ シュ発生確率を下げることができる。

【 0038】また、テーブルをバンク分割することで、 比較手段を同じ数だけ用意する必要があるが、比較手段 自体は簡単な構成であるから、システム全体としては大 きなハードウエア量の増大にはならない。

#### 【 図面の簡単な説明】

【 図1 】本発明によるアドレステーブル管理装置の一実 施形態を示すブロック図である。

登録/学習動作を説明するためのフローチャートであ る。

【一図3】 新規アドレス登録動作を説明するためのエント リテーブルの模式図である。

【 図4 】従来のMACアドレステーブル管理方法を示す ブロック図である。

## 【符号の説明】

101 ハッシュ関数

102 エントリテーブル


103 OR 回路

104 プロセッサ


B1~B4 バンク

C1~C4 比較器


【 図3】



# 【図1】



# 【図2】



(8)

特開2002-334114

## 【 図4 】

